La lutte contre le vol, la copie et la contrefaçon de circuits intégrés

06/03/2017
Auteurs : Lilian Bossuet
Publication REE REE 2017-1
OAI : oai:www.see.asso.fr:1301:2017-1:18858

Résumé

La lutte contre le vol,  la copie et la contrefaçon  de circuits intégrés

Métriques

51
10
705.98 Ko
 application/pdf
bitcache://8a80411317bdd74c4ec8c38108cd8e0c821f472e

Licence

Creative Commons Aucune (Tous droits réservés)
<resource  xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
                xmlns="http://datacite.org/schema/kernel-4"
                xsi:schemaLocation="http://datacite.org/schema/kernel-4 http://schema.datacite.org/meta/kernel-4/metadata.xsd">
        <identifier identifierType="DOI">10.23723/1301:2017-1/18858</identifier><creators><creator><creatorName>Lilian Bossuet</creatorName></creator></creators><titles>
            <title>La lutte contre le vol,  la copie et la contrefaçon  de circuits intégrés</title></titles>
        <publisher>SEE</publisher>
        <publicationYear>2017</publicationYear>
        <resourceType resourceTypeGeneral="Text">Text</resourceType><dates>
	    <date dateType="Created">Mon 6 Mar 2017</date>
	    <date dateType="Updated">Mon 6 Mar 2017</date>
            <date dateType="Submitted">Fri 17 Aug 2018</date>
	</dates>
        <alternateIdentifiers>
	    <alternateIdentifier alternateIdentifierType="bitstream">8a80411317bdd74c4ec8c38108cd8e0c821f472e</alternateIdentifier>
	</alternateIdentifiers>
        <formats>
	    <format>application/pdf</format>
	</formats>
	<version>31918</version>
        <descriptions>
            <description descriptionType="Abstract"></description>
        </descriptions>
    </resource>
.

4 REE N°1/2017 LES GRANDS PRIX 2016 DE LA SEE Une menace grandissante et réelle sur la propriété intellectuelle des concepteurs L’industrie microélectronique fait face à l’augmentation des coûts de production et de la complexité des circuits intégrés. Cela entraîne, depuis plusieurs années, une augmentation forte du nombre de sociétés sans moyens de production (dites fabless) et une délocalisation de la produc- tion. Il en découle que les circuits intégrés sont devenus des cibles de la contrefaçon et du vol. Cette problématique s’est considérablement accrue ces dernières années. Par exemple, entre 2006 et 2010, le distributeur américain VisionTech a écoulé pas loin de 60 000 circuits contrefaits avec parmi ses clients l’US Navy et Raytheon Missile System. Depuis, de très nombreux cas de circuits contrefaits ont été signalés aux Etats-Unis et en Europe dans des applications grand public et des applica- tions sensibles. Par exemple, il existe de nombreux et très détaillés cas de contrefaçons dans le matériel militaire américain signalés dans un rapport du sénat américain daté de 2012 [1]. En 2011, le Président de l’association des industries de la microélectronique déclarait au Sénat américain que l’estima- tion de la part de composants électroniques contrefaits dans les achats du Pentagone était de 15 %. Le nombre de contrefaçons de circuits électro- niques saisis par la douane américaine de 2001 à 2011 a été multiplié par 700 environ. Entre 2007 et 2010, cette même douane a saisi 5,6 millions de produits électroniques contrefaits. La figure 1 illustre la très forte progression du nombre de contrefaçons de produits électroniques déclarés aux services américains de la répression des fraudes. Globalement, l’estimation de la contrefaçon se situe entre 7 % et 10 % du marché des semi-conducteurs ce qui a représenté en 2015 une perte minimum d’environ 33 Md USD pour l’industrie légale [2, 3]. La lutte contre le vol, la copie et la contrefaçon de circuits intégrés Le Grand Prix de l’Electronique Général Ferrié récompense des travaux ayant contribué aux progrès de la radioélectricité, de l’électronique et de leurs applications. Décerné depuis 1949, il commémore les travaux du Général Ferrié, pionnier de l’utilisation de la radio auquel on doit des réalisations remarquables telles que la liaison Côte d’Azur-Corse dès 1901 et la première station radiophonique commerciale de la Tour Eiffel. Lilian Bossuet Grand Prix de l’Electronique Général Ferrié Maître de conférences HDR Laboratoire Hubert Curien, université Jean Monnet Figure 1 : Evolution du nombre de contrefaçons de composants électroniques saisies aux USA de 2001 à 2011 [3]. REE N°1/2017 5 La lutte contre le vol, la copie et la contrefaçon de circuits intégrés Apporter des solutions technologiques aux industriels de la microélectronique pour protéger efficacement leur pro- priété intellectuelle, aux industriels de l’aéronautique et du domaine militaire pour sécuriser leur chaîne d’approvision- nement, et enfin au grand public pour lui garantir un niveau de qualité et de sécurité de ses achats de matériels élec- troniques est crucial et stratégique pour le France et pour l’Europe. Cela passe par une étude des principales menaces sur la propriété intellectuelle des concepteurs comme nous allons le voir dans la suite de cet article. Synthèse des menaces La figure 2 présente les principales menaces qui con- cernent la propriété intellectuelle du concepteur fabless durant la vie d’un circuit intégré en partant de sa conception, jusqu’à sa mise au rebut. Ce cycle regroupe de nombreuses menaces pour la propriété intellectuelle du concepteur : le vol de netlist, le vol de masque, la sur-fabrication (overbuilding), le vol de circuits en test, le maquillage de circuits d’ancienne génération (refurbishing, repackaging, relabeling), le recy- clage de circuit, et enfin l’ingénierie inverse par un concurrent (reverse engineering). Les menaces qui pèsent sur la propriété intellectuelle du concepteur de circuits intégrés et d’IP sont donc nom- breuses et variées [2]. La menace principale pour l’industrie légale est la contrefaçon, mais celle-ci représente finale- ment plusieurs menaces distinctes. La définition couram- ment adoptée pour la contrefaçon de biens ou de services est la suivante : « La contrefaçon se définit comme la repro- duction, l’imitation ou l’utilisation totale ou partielle d’une marque, d’un dessin, d’un modèle, d’un brevet, d’un logi- ciel, d’un droit d’auteur ». Dans le domaine de la microélectronique nous pouvons transposer cette définition et l’enrichir de menaces propres à ce domaine telles que le recyclage de composants usagés ou obsolètes, en plus des menaces que sont l’imitation et la co- pie (à l’identique). Nous pouvons lister quatre cas : le chan- gement de boitier d’une puce (repackaging), le changement de marquage d’un circuit intégré (relabeling), le recyclage de puce usagée (solvaging/refurbishing) et enfin l’imitation de circuit intégré avec une puce généralement obsolète (coun- terfeiting). Il existe un cas très simple de contrefaçon mais relativement courant (car très peu coûteux pour le contre- facteur) : la vente d’un boitier de circuit intégré sans puce à l’intérieur. Solutions envisageables Les solutions envisageables sont variées et elles vont opé- rer à différents niveaux suivant un des deux objectifs sui- vants : (1) apporter une protection au concepteur du circuit intégré contre la copie et/ou le vol du circuit, c’est le cas notamment d’un système de licence d’utilisation du matériel tel que nous allons le décrire dans la suite, (2) permettre à l’utilisateur du circuit intégré de vérifier si celui-ci est une contrefaçon ou non, c’est le cas notamment des systèmes de marquage (watermarking) et de transmission discrète d’in- formation de propriété intellectuelle sur lesquels nous avons travaillé [4-5] mais qui ne sont pas décrits dans cet article. Développement d’un système de licence d’utilisation du matériel Nous sommes tous habitués à fournir des licences d’utilisa- tion des logiciels qui ont été développées et déployées dans le domaine informatique pour pallier les problématiques de Figure 2 : Les principales menaces ciblant la propriété intellectuelle d’un concepteur de circuits intégrés. 6 REE N°1/2017 LES GRANDS PRIX 2016 DE LA SEE vol, de copie illégale et d’utilisation abusive de programmes. Il semble judicieux de proposer des mécanismes équivalents pour le domaine de l’électronique. Utiliser une activation fonctionnelle du circuit après fabrication ou après la distri- bution peut limiter les menaces liées au vol de masques, de puces et de circuits intégrés durant la fabrication, et limiter la menace d’overbuilding. Pour déployer des licences d’utilisation dans le matériel, il faut mettre en œuvre un système d’activation (éventuelle- ment de désactivation) à distance avec certaines propriétés telles que : le concepteur du circuit intégré et transmise à l’utilisateur) doit être différente pour chaque circuit intégré. Cela im- plique de pouvoir identifier chaque circuit séparément. Cela peut se faire par l’utilisation d’une empreinte digitale mi- croélectronique du circuit intégré. Il est possible de conce- voir une telle empreinte en utilisant le concept de fonctions physiques non clonables (physical unclonable function ou PUF) ou d’un identifiant stocké « en dur » dans le circuit. Cette dernière possibilité est difficilement applicable pour tous les circuits, notamment parce que le fabricant (fonde- rie) n’est pas forcément de confiance et ne peut donc pas prendre en charge ces aspects ; circuit, de ce fait il doit être ultra léger en ce qui concerne la surface de silicium occupée ; canal cryptographique assurant la confidentialité de la re- quête et l’authentification du concepteur doit être implanté dans le matériel. La suite de cet article va se concentrer sur les deux pre- mières parties de ce système de licence d’utilisation du matériel à savoir l’identification intrinsèque et le blocage fonctionnel de circuits intégrés. Identification intrinsèque de circuits intégrés Comme nous l’avons vu, une PUF permet l’identification intrinsèque d’un circuit intégré à la façon d’une empreinte digitale microélectronique. Comme l’illustre la figure 3 (1-2), la réponse de la PUF à un challenge (une configuration) doit être imprévisible de par son caractère aléatoire et elle doit être clairement différente si la PUF est implantée dans plu- sieurs puces identiques (même conçues simultanément sur le même wafer), on parle alors d’unicité de la réponse. Elle doit aussi être stable dans le temps malgré les variations de la température et de la tension d’alimentation et malgré Figure 3 : Illustration du fonctionnement d’une PUF qui extrait l’entropie issue de la variation du procédé de fabrication pour générer une réponse imprévisible, unique et stable pour un challenge donné (1,2) et schéma d’une cellule logique oscillante utilisée dans la TERO-PUF (3). REE N°1/2017 7 La lutte contre le vol, la copie et la contrefaçon de circuits intégrés le vieillissement du composant, on parle donc de stabilité de la réponse. Pour obtenir ce comportement, la PUF doit extraire la valeur de la réalisation d’une variable aléatoire qui ne se réalise qu’une seule fois. Pour les PUF en silicium, l’entropie provient de la variation du procédé de fabrication microélectronique en technologie CMOS (par exemple, la variation de la position et de la densité de dopants dans le silicium, la variabilité de l’épaisseur des couches d’oxyde, etc.). En mesurant des différences minimes des caracté- ristiques de deux cellules logiques identiques, une PUF génère intrinsèquement dans le circuit intégré un nombre imprévisible, unique et stable. En 2013, nous avons proposé une nouvelle architecture baptisée TERO-PUF car elle utilise des cellules logiques oscillantes de façon transitoire (en anglais TERO pour tran- sient effect ring oscillator) [6] illustré sur la figure 4 (3). La TERO-PUF n’est pas sensible aux attaques par analyse du rayonnement électromagnétique [7] dont nous avions mon- tré l’efficacité sur les PUF à base de cellules oscillantes (RO- PUF pour ring oscillator-PUF) qui étaient alors considérées comme les meilleures candidates pour une implantation en FPGA et en ASIC. La TERO-PUF est auto-immune vis-à-vis de cette attaque car elle n’utilise pas la mesure de la fréquence d’oscillation des cellules mais la mesure du nombre d’oscil- lations des cellules avant qu’elles atteignent un état logique stable. Effectivement, nous avons prouvé que le nombre d’oscillations des cellules TERO était lié à la variation du pro- cédé de fabrication et qu’elles pouvaient être utilisées par une PUF pour générer des réponses imprévisibles, stables et uniques [6]. Pour générer ces réponses, un challenge envoyé au PUF permet de sélectionner deux cellules TERO parmi N dont on soustrait le nombre d’oscillations avant l’arrêt après excitation des cellules. Lors de travaux récents, nous avons réalisé la TERO-PUF sur ASIC et sur FPGA et nous avons mon- tré qu’il est possible d’exploiter de un à trois bits du résultat de la soustraction pour générer la réponse de la TERO-PUF avec une qualité statistique équivalente à celle obtenue pour la RO-PUF [8]. Notons que ces travaux trouvent aussi leur application dans le contexte de la traçabilité du matériel dans l’Internet des objets et qu’ils soulèvent un vif intérêt de la part des industriels de la microélectronique. Figure 4 : Architecture d’un système de blocage/déblocage de circuit intégré par le concepteur. Figure 5 : Principe de l’insertion de portes de blocage (en gris) dans un circuit logique via une recherche de nœuds intéressants pour la propagation de valeur de blocage dans un graphe représentant le circuit logique [9]. 8 REE N°1/2017 LES GRANDS PRIX 2016 DE LA SEE Blocage fonctionnel de la partie logique d’un circuit La figure 4 présente une architecture de système de blo- cage qui s’appuie sur un bloc cryptographique, sur un sys- tème d’identification du circuit intégré (par un identifiant stocké en mémoire non volatile ou généré intrinsèquement par une PUF) et d’un système de blocage fonctionnel de la logique. Le bloc cryptographique permet de s’assurer que la requête a bien été générée par le concepteur qui est le seul à détenir la ou les clés secrètes. Pour le blocage fonctionnel des circuits intégrés numé- riques, nous avons proposé une méthode qui utilise un algo- rithme d’analyse de la logique représentée sous forme de graphe [9]. L’idée est de trier, dans un graphe représentant un circuit logique, les nœuds qui sont les plus susceptibles de propager une valeur bloquante pour la fonctionnalité lo- gique du circuit. Ces nœuds sont ensuite remplacés dans le circuit par des portes de blocage. Le principe de la méthode est illustré sur la figure 5. Une fois verrouillée, la fonctionna- lité logique pourra être débloquée par l’application d’une clé de verrouillage dont les valeurs sont calculées en fonction des portes de blocage ajoutées. Avec un surcoût en surface de 3 % en moyenne, cette méthode est la plus efficace de la littérature [8]. Elle s’ap- plique à des circuits de quelques centaines à plus d’un million de transistors ce qui n’est pas le cas des meilleures propositions précédentes de l’état de l’art qui utilisent une analyse de la propagation de fautes, comme nous le montre la figure 6. En s’appuyant sur une structure de graphe, et grâce à ses performances, la méthode proposée est la seule actuellement capable de s’insérer efficacement dans les flots L’AUTEUR Lilian Bossuet est maître de conférences à l’univer- sité Jean Monnet. Il conduit ses travaux de recherche au laboratoire Hubert Curien (UMR CNRS 5516), où il di- rige le département informatique, télécom et image, et il enseigne à Télécom Saint-Etienne. Il est ingénieur de l’ENSEA (1999), ancien élève de l’ENS Cachan et agré- gé de génie électrique (2000), il a obtenu le master de l’INSA de Rennes (2001), le doctorat de l’université de Bretagne Sud (2004) et enfin l’habilitation à diriger des recherches (HDR) de l’Université de Bordeaux (2010). Ses travaux portent essentiellement sur la sécurité ma- térielle et la sécurité des systèmes embarqués. Figure 6 : Temps d’analyse de la méthode proposée (en verts) et de la meilleure méthode de l’état de l’art (en rouge) en fonction du nombre de portes logiques des circuits à traiter [9]. REE N°1/2017 9 La lutte contre le vol, la copie et la contrefaçon de circuits intégrés de conception classiques et de pouvoir être utilisée pour des applications industrielles. Conclusion La lutte contre le vol, la copie illégale et la contrefaçon de circuits intégrés est devenue stratégique aujourd’hui pour l’industrie de la microélectronique et pour ses clients. De nombreuses protections sont apparues ces dernières années dans la littérature académique mais très peu sont compa- tibles avec une utilisation industrielle. Dans cet article nous avons présenté des travaux sur l’identification intrinsèque et sur le blocage fonctionnel de circuits intégrés numériques dont les résultats nous permettent d’envisager une valorisa- tion industrielle. Nous avons mené conjointement d’autres travaux qui permettent par exemple la transmission sans contact d’information de propriété intellectuelle depuis le circuit intégré en utilisant le canal électromagnétique pour la détection rapide de contrefaçon dans la chaîne d’approvi- sionnement [5]. Dans le futur il serait intéressant d’étendre les protections proposées à l’ensemble des circuits intégrés, y compris les composants analogiques. Références [1] Inquiry into counterfeit electronic parts in the Department of Defense supply chain. Report 112-1267 of Committee on armed services, USA, May 2012. [2] B. Colombier, L. Bossuet. A survey of hardware protection of design data for integrated circuits and intellectual properties. IET Computers & Digital Techniques, Vol. 8, No. 6, pp. 274-287, November 2014. [3] C. Gorman. Counterfeit chips on rise. IEEE Spectrum, Vol. 49, No. 6, pp. 16-17, 2012. [4] B. Le Gal, L. Bossuet. Automatic low-cost IP watermarking technique based on output mark insertion. Design Auto- mation for Embedded System, Springer, Vol. 16, No. 2, pp. 71-92, June 2012. [5] L. Bossuet, P. Bayon, V. Fischer. An ultra-lightweight BFSK transmitter for contactless rapid identification of embedded IP in FPGA. IEEE Embedded Systems Letters, Vol. 7, No. 4, pp. 97-100, December 2015. [6] L. Bossuet, X. T. Ngo, Z. Cherif, V. Fischer. A PUF based on a transient effect ring oscillator and insensitive to locking phenomenon. IEEE Transactions on Emerging Topics in Computing, Vol. 2, Issue 1, pp. 30-36, 2014. [7] P. Bayon, L. Bossuet, A. Aubert, V. Fischer. Electromagnetic Analysis on Ring Oscillator-Based True Random Number Generators. In Proceedings of the IEEE International Symposium on Circuits and Systems, ISCAS 2013, Beijing, China, May 2013. [8] A. Cherkaoui, L. Bossuet, C. Marchand. Design, Evaluation and Optimization of Physical Unclonable Functions based on Transient Effect Ring Oscillators. IEEE Transactions on Information Forensics and Security, IEEE Signal Processing Society, Vol. 11, No. 6, pp. 1291-1305, June 2016. [9] B. Colombier, L. Bossuet, D. Hely. From Secured Logic to IP Protection. Microprocessors and Microsystems, Embedded Hardware Design, Elsevier, Vol. 47, Part A, pp. 44-54, November 2016.